Синтез композитної схеми додавання та віднімання цілих чисел в кодах із додатним нулем
DOI: 10.31673/2412-4338.2020.011896
Анотація
При синтезі схеми додавання та віднімання алгебраїчних цілих чисел використовується система кодування операндів із додатним нулем. Запропонований метод комп'ютерного подання цілих чисел, згідно з яким коди додатних та від'ємних чисел формуються за єдиною процедурою. Синтез базується на поданні суми та різниці даних у формі залишку по модулю, що дорівнює ваговому коефіцієнту вихідного переносу суматора. Аналітично підтверджено факт формування результату на виходах суматора як в доповняльному коді, так і в коді із додатним нулем. Визначені області припустимих значень результатів для операцій додавання і віднімання коректних вхідних даних. Наявність і тип переповнення розрядної сітки установлюється за результатами аналізу комбінацій сигналів на штатних виходах операційного суматора. Обчислення суми і різниці чисел із використанням зміщеного коду базується на формалізованому описі арифметичних операцій над цілими числами згідно із запропонованим форматом. Аналітично обґрунтована схемотехнічна однорідність операційного суматора. Наведені правила встановлення правильності виконання операцій додавання і віднімання зміщених цілих чисел. Для дійсних значень початкових аргументів отримані діапазони кодів сум і різниць, запропоновані правила ідентифікації позитивних і негативних переповнень. Схеми фіксації переповнення кількості розрядів основних виводів операційного суматора інваріантні відносно операцій додавання та віднімання початкових даних в системі із додатним нулем. Оригінальне використання чисельного зсуву при кодуванні операндів, що проявляється у перевагах технічного забезпечення базових комп'ютерних операцій, зумовлює позитивні властивості при практичних реалізаціях більш складних арифметичних дій.
Ключові слова: суматор, код із додатним нулем, залишок по модулю, ознаки переповнення, доповняльний код.
Список використаної літератури
1.Patterson, David A. Computer organization and design: the hardware/software interface / David A. Patterson, John L. Hennessy. – 5th ed. – 2014. – (The Morgan Kaufmann series in computer architecture and design).
2.Бабич, Н.П. Основы цифровой схемотехники / Н.П.Бабич, И.А.Жуков. – ДМК-Пресс, 2016. – 480с.
3.Жмакин А.П. Архитектура ЭВМ. 2-е изд. – СПб.: БХВ-Петербург, 2010. – 352с.
4.Intel® 64 and IA-32 Architectures Software Developer’s Manual. - Order Number: 325462-067US, May 2018.
5.Святный В.А. Математическое описание компьютерных операций суммирования и вычитания целых чисел при смещенных кодах операндов / В.А.Святный, В.В.Лапко, А.В.Са6мощенко. // Наукові праці Донецького національного університету. Серія «Інформатика, кібернетика та обчислювальна техніка». – Красноармійськ: ДонНТУ. - 2016. – Вип.1(22). – с.75-83.
6.Лапко В.В., Самощенко О.В., Маргієв Г.Е. Синтез та математичне моделювання схем додавання та віднімання цілих чисел в кодах з додатним нулем. // Наукові праці Донецького національного університету. Серія “Інформатика, кібернетика та обчислювальна техніка”. Випуск 1 (24) – Покровськ: ДонНТУ. – 2017. - с.12-21.
7.Самощенко О.В., Мірошкін О.М., Маргієв Г.Е. Синтез та дослідження схем додаван-ня та віднімання цілих чисел в системі з від’ємним нулем. // Наукові праці Донецького національного технічного університету. Серія “Інформатика, кібернетика та обчислювальна техніка”. – Випуск 1(26). - Покровськ: ДонНТУ. – 2018. - с.91-100.
8.Yadav, Priyanka, et al. “Design and Implementation of 4-Bit Arithmetic and Logic Unit Chip with the Constraint of Power Consumption.” IOSR Journal of Electronics and Communication Engineering, vol. 9, no. 3, 2014, pp. 36–43, 10.9790/ 2834-09353643. Accessed 31 Mar. 2020.
9.Yellampalli, Siva. “Basic Operation Performed on Arithmetic Logic Unit (ALU) For 32-Bit Floating Point Numbers: (Initial Results).” International Journal of Applied Engineering Research, vol. 12, 2017, pp. 3248–3252, ISSN 0973-4562. Accessed 31 Mar. 2020.
10.Brodal, Gerth Stolting, et al. “Integer Representations towards Efficient Counting in the Bit Probe Model.” Journal of Discrete Algorithms, vol. 26, May 2014, pp. 34–44, 10.1016/j.jda.2013. 11.001. Accessed 31 Mar. 2020.
11.Calderon, Humberto, et al. “Reconfigurable Universal Adder.” 2007 IEEE International Conf. on Application-Specific Systems, Architectures and Processors (ASAP), July 2007, 10.1109/asap.2007. 4429978. Accessed 31 Mar. 2020.
12.Cragon, H. G. (2000) Computer Architecture and Implementation. University of Texas at Austin, Cambridge University Press.
13.Tanenbaum, A. S., Austin, T. (2012) Structured Computer Organization. University of Michigan, Ann Arbor, Michigan, United States.
